Hi! Eric,

或許相同術語在不同行業有不同意義,
您的問題乍看之下, 題意不是很清楚, 或許先了解您的術語意義, 比較能了解您的問題所在.
您所謂的 '接地' 為何意? V- 又為何意? 兩者有何差別?

電子族的一般習慣:

1. 接地: (可以從多種角度來看)
A. 從內部線路的角度而言:
是在線路上或系統環境, 採最便利參考的電壓點作為線路設計的基準點稱之為 0V (或稱接地).
若將正極當作接地點稱為 '正極接地', 若將負極當作接地點稱為 '負極接地'.
內部線路亦可將 '接地' 分開為 '數位接地' 及 '類比接地', 可避免數位線路對類比線路的雜訊影響. 這是板主提到的部分.
B. 從外部線路的角度:
可以分為 '浮動接地' 及 '機殼接地', 這就比較像電機族的接地觀. 將 A. 所訂定的 '接地' 接至大地 (通常機殼是經過接地系統接到大地) 稱為 '機殼接地'. 否則為 '浮動接地' .

2. V- 則是指相對於 V+ (或其他電壓) 的電壓,
A. 對單電源系統, 僅有 V+ 及 V-, 此時分別代表電源的正極及負極.
線路設計時若以參考 V+ 為基準, 則以正極接地為宜; 若以參考 V- 為準, 則以負極接地為宜.
後者 (負極接地) 是現行教科書及積體線路設計的主流. (僅能稱主流, 因為並非絕對, 例如: 79系列的穩壓 IC 就是正極接地的範例 或 Unitrode 併入TI 前有很多正極接地的 Power Control IC).

B. 對多電源系統: V-僅是負極電源中的一個.


對 PIC 系列而言, 設計上是以單電源/負極接地為主, 所以 V- 就是 Vss 也就是所謂的 '接地'. 基本上是三位一體的, 所以不太懂你的問題所在.

(還是老話, 這不是絕對的, 例如: 如果您翻閱一下 Microchip 美國網站上有關 Triac (Dimmer) Control 的 Application Note 因為直接自 AC Power Line 用電容器(非變壓器)獲得 PIC 的 power 所以對外部線路而言是浮動接地, 且為了 triac 觸發象限問題對內部線路而言是採正極接地.)

難得有這麼熱門的題目，我也湊一腳。

由於本例最大電流僅 0.15 A，7805 熱散逸亦僅約 1W。LM7805 若經仔細計算並加適當的散熱片，應該還是蠻好用的。

maru 兄雖有用散熱片，但是還嫌溫度過高。由於 TO-220 的散熱片種類頗多，散熱片選用是否適當？也許更換適當的散熱片就可解決。

1. Terminology:
Θja: 接合至環境熱阻。
Θjc: 接合至包裝熱阻。
Θca: 包裝至環境熱阻。
Θja = Θjc +Θca

2. TO-220 熱阻: 不同廠商規格略有不同，然可歸納出下列範圍。
Θja = 55~65 ℃/W
Θjc = 4~5 ℃/W
Θca = 50~60 ℃/W

3. LM7805最高接合溫度: 150 ℃。

4. 本例條件:
dV on LM7805 = 12 – 5 = 7 V
I max on LM7805 = 0.15 A
Pd = dV * I = 7V * 0.15A = 1.05W

5. 自環境溫度至接合的溫昇 = 1.05 W * 65 ℃/W = 68.25 ℃。
自環境溫度至包裝的溫昇 = 1.05 W * 60 ℃/W = 63 ℃。

6. 最高環境溫度: 設計者應就使用條件規範之。然此處環境溫度是指包圍 LM7805 周圍的溫度。亦即，如有機箱，此處指的是機箱內緊接 LM7805 周圍的空氣溫度。即使機箱外僅是室溫，機箱內部仍會受散熱的影響，而可能與室溫有顯著差異，規範最高環境溫度時仍應包含此溫差。

7. 假設最高環境溫度規範為 70 ℃。本例在最高環境溫度時接合溫度將達 70 + 68.25 = 138.25 ℃，而包裝溫度也達到 70 + 63 = 133 ℃。

8. 即使環境溫度是 25 ℃，本例接合溫度將達到 93.25 ℃，而包裝溫度也達到 88 ℃。

9. 所以摸起來何只是 maru 兄所說的「很燙」而已，簡直會燙掉一層皮。但是無論如何，此時仍是在「保證操作」範圍內的，即使不採取積極性作為，理論上仍然是在安全操作範圍內的。

10. 不過別忘了，溫度是電子零件的殺手，溫度越高，壽命越短。如果能便宜的降低接合溫度，還是應該積極處理的。

11. 對於本例僅 1.05W 的熱散逸，便宜而積極性的作為當然就是散熱片。對 40 ℃ 的環境溫度而言，若選用 20 ℃/W 的散熱片，那麼包裝溫度僅約60 ℃，而接合溫度亦僅約65 ℃；即使環境溫度達70 ℃時，包裝溫度僅約90 ℃，而接合溫度亦僅約95 ℃。摸起來當然還是很有些溫度，但是絕對安全。

12. 只可惜在電子零件行買的散熱片沒有提供熱阻規格，我在此提供一些經驗值。由於實際使用時將受絕緣片及矽油的有無、種類以及固定螺栓的緊度等影響，以下數值僅供參考，使用時最好要量測一下，一則累積經驗，再則可作必要調整。

A. TO-220用、沖製、鋁質、魚骨型，熱阻約為40~45 ℃/W。

B. TO-220用、抽製、鋁質、U型、小型、金色或黑色無Fin但是有條狀凸出者，熱阻約為30~40 ℃/W。

C. TO-220用、沖製、U型，短Fin，熱阻約為20~30 ℃/W。

D. TO-220用、抽製、高Fin，熱阻約為15~20 ℃/W。

13. 以上為自然對流的熱阻值，若加風扇作強制對流，可大幅降低熱阻值。


14. 因為 7805 的金屬背板為 GND，所以它與散熱片間可以不加絕緣片。只要塗一點矽油，就可接近散熱片本身的熱阻值。

Oh~~~~~

You called her 'it'!
How dare you are!
You have offended all women in the world !!!
(雖然是實話, 但別忘了丹麥佬因為說 自認的實話 而被穆斯林追殺).

Hahaha ...

附議 mickeys_wu.

進入 MPLAB IDE -> Programmer -> Settings -> Limitations -> Details -> Limitations for All PIC18F Devices -> Programmer Limitations

可以看到一句話 "For all devices with EEPROM memory, Erase operations will also erase EEPROM memory."

可以用絕對值編碼器 ( Absolute Encoder).

或者, 電路中加入停電預警, 發現停電後產生中斷, 利用電容器的餘電儲存 EEPROM.

我再補充一下所謂 8/16 倍頻的事,

1. UART 內部有所謂 Receiving Sampling Unit, 通常採用 16倍頻 (但也不是一定的).

2. 如果採用 16 倍頻時, Start bit 是在 Start 下降緣後第 8 個 count 取樣. bit 0 是在 之後的 16 count (亦即 第 24 count) 取樣, 餘類推.

3. 取樣點有 8th of 16 單點取樣, 及 7, 8, 9th of 16 三點取樣兩種系統, 視 Chip 製造商而定.

4. 受 Slew rate (baud, 距離, cable 規格, ...) 的影響, 信號狀態變化後可能有不穩定期, 因此用來計算 容差 的有效週期應扣除此不穩定期, 亦即對常用 baud (19200 bps or so 以下) 有效週期宜使用 50~75 %.

5. 這樣計算下來的結果若再平分給 收發 兩端, 單端容差大約是在 +-1~1.5% 上下.

果真臥虎藏龍. 承教! 承教!


Thanks.

果真臥虎藏龍. 承教! 承教!


Thanks.

這是一個很好的問題, 掛了幾天了. 我也想提供一些不成熟的意見供大家參考.

1. 接收端的取樣時機: 一般 UART 硬體設計的取樣時機是每個 bit 的 50% 之處. 也就是說 start bit 的取樣時機是 start bit 下降緣後 50% bit period 處.

2. 如果接收端的時序比發送端慢 1%:
Start bit 會在 51% 取樣, bit 0 會在 52% 取樣, ... bit 7 會在 59% 取樣, bit 8 (如果有) 會在 60% 取樣, Stop bit 會在 61% 取樣.

4. 如果短距離, 現代收發設備 (RS-232 剛有的時候的硬體速度可沒有像現在這麼快) . 在 60% 處取樣, 應該是沒有問題的.

5. 依此類推, 對誤差很小的 device 通訊時, 一個誤差率達 +-5% 的 device 會達到容錯的極限.

6. 當然對 data length 是 7 bits, +-6% 或許是可能的.

7. 如果發送端與接收端各 share 同樣的 tolerance, 那麼 +-2.5% 是可考慮的最大值.

8. 但是對於較長距離的傳送時, 尤其對高速傳送時 Slew Rate 就不可不考慮了. 所以對於公用設備的 tolerance 最好不要超過 +- 1~1.5% 較好. 對中低速傳輸, 如 9600 或 19200 bps 以下, 這是很容易的事.

9. 然而兩個誤差是同一邊時 (同時大或同時小) 再大的誤差也能接受. (意思是說: 若是有雙方協議時, 誤差又是另一回事), 由於高速傳輸多屬專用機 (例如 1M bps), 因此, 是否遵循常用 baud rate 那是另一個問題.

10. 也就是說, Microchip 在列舉 BRG 誤差時常將 5-10% 的誤差列出 (甚至有 30~50% 的數值), 這多是發生在低速 MPU 的 高 baud rate 時才會有此誤差. 列出的目的是供設計者選用 '時基' 的比較參考用, 是告訴設計者, 如果考慮整數 '時基' 時, 內部 timer 可能較便利, 但是通訊可用的 baud rate 就會有所限制. 但若以通訊為主要考量時 又會如何? 這自需設計者自行折衷的意思了.