您好,我測了一下傳送SDI的時候的確也會影響DREQ的變化,
我送資料的方法是一次送265bit(32bytes),送完之後等待DREQ變為HI時,再送下一筆256bit的資料,
所以當您設定pic (PORTD,0)為input時可用BTFSC或BTFSS指令做個迴圈來等待及判別DREQ的變化,
這樣DREQ就不會一直low了,所以我覺得應該不是pic影響的,
您也可以參考vs1002的datasheet的7.3章節.
至於為何當初您單獨測vs1002時DREQ沒有變化,我就不明白了,
或許您可以查看看丟資料的方式是否正確.

您好...我是覺得應該不是SCI的問題...因為我下完調整音量的指令後，DREQ還是處於HI，然後我就要準備撥放音樂，我是一邊從CF卡讀取資料，一邊丟給VS1002的，可是我發現會讓DREQ處於LO的狀態，是我只要對CF卡設定讀取哪個sector的指令時，VS1002的DREQ就會處於LO的狀態，這讓我覺得很疑惑，明明就是兩個不同的裝置，為什麼會影響呢？
我之前試過單存的只有VS1002測試，我一樣做Hard and sorf rest ，然後直接丟數據進去，也就是不從CF卡讀取資料，如此一來，DREQ 可以正常的處於HI的狀態 ，並一直傳資料，雖然好像沒聲音，也許沒聲音是因為我傳入的資料不是一段音樂(我的傳入資料來源是我從CF卡讀出來的數位資料，也許是讀太前面的sector，還不是那首歌的音樂部分吧!!!)

您所說的DREQ應該是在執行SCI的READ和WRITE才會由HI到LO再到HI代表控制指令傳送或讀出完成,所以這個LO有可能是由VS1002所產生的,可以先將DREQ與PIC斷開再試試看正常情況DREQ的PIN是always HI,除非SI,SO有讀寫指令才會出現短占LO的變化再回到HI,可以查查看是不是在送控制指令給VS1002時出現了錯誤.至於PIC portD的RD0已設成input應該不會影響輸入的HI,LO訊號才對,小小經驗可以參考,如果解決是其他的原因也可分享一下.

你不訪可以先做一點簡單的I/O測試，去掉不相干的週邊，試驗看看後再說？

大家好...

小弟現在正試著使用pic 18f452 來做一個MP3撥放器

我使用的是VS1002d的MP3 decoding 晶片，現在我碰到

一個奇怪的問題，就是我在設定我的儲存裝置(讀取哪個sector)

的時候，奇怪的是，我只要一設定，VS1002 的 DREQ 就會處

於LOW的狀態，我是使用portD的RD0(input)來讀取

VS1002的DREQ(判斷是否可以傳入資料給VS1002)，可是我在設定我的儲存裝置是使用portB ，

設定時會不斷的切換portB為輸入或輸出，請問這樣會影響到

portD嗎？兩個應該是完全沒有相關到的程式，為何會影響到

呢？